P3室內(nèi)高清全彩led顯示屏輸出電路的優(yōu)化設(shè)計

在研究目前P3室內(nèi)高清全彩led顯示屏控制電路的基礎(chǔ)上，提出了一種提高輸出速度的實現(xiàn)方法。文中給出了該方法的原理與電路圖，并探討了不同計數(shù)方式下，數(shù)據(jù)的組織與顯示的實現(xiàn)過程。此方法如果與FPGA/ CPLD 改造、使用更高頻率單片機的方式相結(jié)合，將會進一步提高大屏幕控制電路的性能。改造電路可以高至單片機主頻的1/ 4 頻率送出顯示數(shù)據(jù)，文中說明了使用此方式時應(yīng)注意的事項。

工具/原料
在P3室內(nèi)高清全彩led顯示屏等顯示系統(tǒng)對數(shù)據(jù)輸出速度的要求日益提高的背景下，當前對控制設(shè)備進行改造的過程中，的辦法是更換更高速率的微處理器，而對硬件電路的挖潛往往容易被忽視。 　　在實踐運用中，建議應(yīng)先考慮在原有的系統(tǒng)上進行硬件電路改造，如仍不能滿足顯示要求，可再考慮更換高速率微處理器及用FPGA/ CPLD 器件進行輸出電路替代處理的方案。本文以P3室內(nèi)高清全彩led顯示屏控制電路為例，提出了一種在硬件電路改造上提高顯示數(shù)據(jù)輸出速度的實現(xiàn)辦法。

查看全部介紹